

МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ



Карпатський національний університет імені Василя Стефаника
Фізико-технічний факультет
Кафедра комп'ютерної інженерії та електроніки

РОБОЧА ПРОГРАМА НАВЧАЛЬНОЇ ДИСЦИПЛІНИ

«Дослідження і проектування пристроїв на ПЛС»

Рівень вищої освіти – магістр

Освітньо-професійна програма «Інженерія електронних систем»

Спеціальність «G5 Електроніка, електронні комунікації, приладобудування та радіотехніка»

Галузь знань «G Інженерія, виробництво та будівництво»

Робоча програма навчальної дисципліни «Дослідження і проектування пристроїв на ПЛІС» підготовки здобувачів другого (магістерського) рівня вищої освіти галузі знань «G Інженерія, виробництво та будівництво», спеціальності «G5 Електроніка, електронні комунікації, приладобудування та радіотехніка» за освітньо-професійною програмою «Інженерія електронних систем».

Розробник:

Грига Володимир Михайлович, кандидат технічних наук, доцент кафедри комп'ютерної інженерії та електроніки

Погоджено

Гарант освітньо-професійної програми



Свид Ірина Вікторівна

Схвалено на засіданні кафедри комп'ютерної інженерії та електроніки

протокол 1 від 26.08.26р.


Завідувач кафедри



Схвалено на засіданні науково-методичної ради Фізико-технічний факультет

протокол 1 від 27.08.26р.

Голова науково-методичної ради



Затверджено

Директор / декан

27.08.26 року



1. Загальна інформація	
Назва навчальної дисципліни	Дослідження і проектування пристроїв на ПЛІС
ПІБ	Грига Володимир Михайлович
Контактний телефон викладача	0342596007
E-mail викладача	volodymyr.hryha@cnu.edu.ua
Форма здобуття освіти	денна
Статус навчальної дисципліни	обов'язкова
Обсяг навчальної дисципліни	денна — 6 кред. ECTS, 180 годин
Курс (рік навчання)	1
Семестр	денна — 1
Форма підсумкового контролю	екзамен
Мова навчання	українська
Посилання на сайт дистанційного навчання	https://d-learn.pnu.edu.ua
Графік консультацій	Згідно графіку консультацій
2. Передумови навчальної дисципліни	
немає	
3. Анотація до навчальної дисципліни	
Дисципліна «Дослідження і проектування пристроїв на ПЛІС» належить до переліку обов'язкових дисциплін за освітнім рівнем «магістр», що пропонуються в рамках циклу професійної підготовки студентів за освітньо-професійною програмою «Інженерія електронних систем» на першому році навчання. Вона забезпечує формування у студентів науково-дослідницьких і професійно-орієнтованих компетенцій. Предметом вивчення навчальної дисципліни «Дослідження і проектування пристроїв на ПЛІС» є: методи та засоби проектування цифрових пристроїв на базі ПЛІС з використанням мов опису апаратних засобів та сучасних систем автоматизованого проектування, дослідження їх характеристик, тестування, експлуатації та впровадження. Програма навчальної дисципліни “Дослідження і проектування пристроїв на ПЛІС” складена відповідно до освітньо-професійної програми «Інженерія електронних систем» підготовки магістрів за спеціальністю G5 Електроніка, електронні комунікації, приладобудування та радіотехніка.	
4. Мета навчальної дисципліни	
Метою дисципліни є формування знань і навичок з проектування електронних пристроїв на базі ПЛІС з використанням мов опису апаратних засобів та автоматизованих систем проектування, моделювання їх роботи, дослідження системних характеристик, тестування та впровадження у галузі електроніки. Метою дисципліни є формування знань і навичок щодо основних принципів проектування цифрових пристроїв на ПЛІС, з використанням автоматизованої системи проектування Vivado і мови опису апаратних засобів VHDL, а також моделювання, синтезу, імплементації та програмування за допомогою відлагоджувальної плати Nexys 4DDR.	
5. Програмні компетентності та результати навчання	
Інтегральна компетентність	
Здатність розв'язувати складні спеціалізовані задачі та практичні проблеми професійної діяльності у галузі електроніки та/або у процесі навчання, що передбачає проведення досліджень та/або здійснення інновацій у галузі електроніки та характеризується комплексністю та невизначеністю умов і вимог.	

Загальні компетентності		
ЗК2. Здатність спілкуватися державною мовою як усно, так і письмово. ЗК4. Здатність до проведення досліджень на відповідному рівні. ЗК6. Здатність генерувати нові ідеї (креативність).		
Фахові (спеціальні) компетентності		
СК1. Здатність оцінювати рівень існуючих технологій електронної промисловості у галузі професійної діяльності, ефективність технічних рішень. СК2. Здатність планувати і реалізовувати інноваційні проекти у сфері електроніки, захищати права на інтелектуальну власність. СК3. Здатність до системного розв'язання задач розробки, аналізу, розрахунку, моделювання електронних компонентів, пристроїв і систем різного призначення. СК4. Здатність використовувати інформаційні, комп'ютерні і мультимедійні технології, методи моделювання, інтелектуалізації, штучного інтелекту, експериментальні методи для дослідження та аналізу процесів в електронних компонентах, пристроях і системах. СК5. Здатність забезпечувати ефективність та якість вимірювань в електронних компонентах, пристроях і системах. СК7. Здатність до розв'язання задач обробки та відображення інформації в сучасних електронних пристроях і системах. СК8. Здатність оцінювати проблемні ситуації у сфері розробки, конструювання, налагодження, функціонування та експлуатації електронних компонентів, пристроїв і систем, формулювати пропозиції щодо вирішення проблем.		
Програмні результати навчання		
ПРН 2. РН2. Моделювати та експериментально досліджувати об'єкти та процеси в електроніці та технології електронної промисловості. ПРН 4. РН4. Розробляти маловідходні, енергозберігаючі та екологічно чисті технології з урахуванням вимог безпеки життєдіяльності людей, раціонального використання сировинних, енергетичних та інших видів ресурсів. ПРН 5. РН5. Забезпечувати енергетичну та економічну ефективність розробок, виробництва та експлуатації електронної техніки. ПРН 7. РН7. Здійснювати інформаційний та науковий пошук з використанням наукової, технічної та довідкової літератури, баз даних і знань, інших джерел інформації; критично осмислювати та інтерпретувати наявні знання та дані, формувати напрями досліджень і розробок з урахуванням вітчизняного й закордонного досвіду. ПРН 8. РН8. Здійснювати та координувати розробку, підбір, використання та модернізацію необхідного обладнання, інструментів і методів при організації виробничого процесу з урахуванням технічних та технологічних можливостей, сучасних наукоємних методів, засобів та технічних рішень. ПРН 10. РН10. Обирати оптимальні методи досліджень, модифікувати, адаптувати та розробляти нові методи. ПРН 12. РН12. Узагальнювати сучасні наукові знання в галузі електроніки та застосовувати їх для розв'язання складних науково-технічних задач, доведення отриманих рішень до рівня конкурентоспроможних розробок, втілення результатів у бізнес-проектах.		
6. Організація навчання		
Вид заняття	Загальна кількість годин	
	денна форма	заочна форма
лекції	30	—

практичні заняття / семінарські заняття						—				
лабораторні заняття	30					—				
самостійна робота	120					—				
Тема	Кількість годин									
	денна форма					заочна форма				
	лекції	практ./сем.	лаб.	самост. робота	разом	лекції	практ./сем.	лаб.	самост. робота	разом
Тема 1. Ознайомлення із програмовними логічними мікросхемами. Програмовні логічні інтегральні схеми (ПЛІС). Основи побудови структур простих ПЛІС. Прості програмовані схеми. Програмовні логічні матриці (ПЛМ). Програмована матрична логіка (ПМЛ).	2			8	10	—	—	—	—	—
Тема 2. Класифікація ПЛІС за архітектурою. Функціональні блоки і системи комутації ПЛІС. Структура ПЛІС. Класичні архітектури ПЛІС. Огляд серій мікросхем ПЛІС відомих компаній виробників (AMD/Xilinx, Altera/Intel, Microchip, Lattice).	2			8	10	—	—	—	—	—
Тема 3. Особливості систем автоматизації проектування схем на основі ПЛІС. Структура САПР ПЛІС. Функціональне призначення основних складових частин. Порівняльна характеристика САПР ПЛІС провідних фірм. Критерії вибору засобів проектування.	2		2	8	12	—	—	—	—	—
Тема 4. Базові поняття процесу проектування ПЛІС. Фактори які впливають на методику проектування електронних пристроїв. Області застосування ІС різних типів. Реалізація цифрових компонентів на ПЛІС. Функціональне та часове моделювання проекту. RTL-аналіз, синтез та імплементація проекту. Завантаження проекту. Розроблення простого проекту.	2		2	8	12	—	—	—	—	—
Тема 5. Мова опису апаратури VHDL і особливості її застосування для комп'ютерної симуляції та синтезу реальних електронних систем. Базові поняття, структура та відмінності мов Verilog та VHDL. Сигнали у VHDL: класи сигналів, прості одиничні сигнали та вектори, зовнішні сигнали. Поведінковий та структурний опис у VHDL. Засоби мови VHDL (вирази, оператори, присвоєння). Створення комбінаційних пристроїв на базі ПЛІС.	2		4	8	14	—	—	—	—	—
Тема 6. Поведінковий підхід до програмування апаратури мовами опису апаратних засобів. Основи поведінкового опису: змінні та параметри, складні оператори, завдання та функції. Синтез проекту. Створення послідовнісних пристроїв на базі ПЛІС.	2		4	8	14	—	—	—	—	—
Тема 7. Загальна характеристика цифрових автоматів. Поняття автомата, принцип роботи автомата. Класифікація і характеристика автоматів. Проектування, аналіз та діагностика роботи цифрових автоматів. Математична модель цифрового автомата. Автомати Мілі і Мура. Закони функціонування автоматів Мілі і Мура.	2		4	8	14	—	—	—	—	—

Тема 8. Конверсія та паралелізм для підвищення швидкодії. Просторове та часове розгортання обчислень. Балансування конвексів, затримки, оптимізація критичного шляху.	2		4	8	14	—	—	—	—	—
Тема 9. Проектування операційних пристроїв на базі ПЛІС. Реалізація арифметико-логічного пристрою. Типи АЛП. Прості та складні операції АЛП.	2		2	8	12	—	—	—	—	—
Тема 10. Приклади проектування пристроїв пам'яті на базі ПЛІС. Реалізація модулів пам'яті в ПЛІС. Пам'ять з адресним доступом. Пам'ять з послідовним доступом. Пам'ять з асоціативним доступом. Багатопортова пам'ять. Сортувальна пам'ять.	2		2	8	12	—	—	—	—	—
Тема 11. Розробка енергоефективних та маловідходних систем на ПЛІС. Динамічна та статична потужність. Clock Gating, Power Gating, керування напругою, оптимальне використання ресурсів кристала.	2			8	10	—	—	—	—	—
Тема 12. Цифрова обробка сигналів (DSP) на ПЛІС. Реалізація цифрових фільтрів, алгоритмів ППФ, CORDIC, використання вбудованих апаратних DSP-макросів.	2		2	8	12	—	—	—	—	—
Тема 13. Створення тестових стендів (Testbench), покриття коду (Code Coverage), використання штучного інтелекту для автогенерації тестів.	2		2	8	12	—	—	—	—	—
Тема 14. Загальні принципи побудови та розробки реконфігурованих структур на базі ПЛІС. Структурна схема організації IRL. Апаратні об'єкти. Існуючі досягнення та проблеми. Методи створення програмних моделей процесорів для реконфігурованих прискорювачів.	2			8	10	—	—	—	—	—
Тема 15. Захист інтелектуальної власності, розробка IP-ядер та стартап-проектів. Упаковка власних IP-Cores, захист патентних прав, комерціалізація розробок та створення бізнес-моделі проекту	2		2	8	12	—	—	—	—	—
Разом	30		30	120	180	—	—	—	—	—

Поточний контроль

Тема заняття	Форми та методи оцінювання	ПРН	Рівень
Дослідження інтерфейсу та середовища САПР Vivado Design та базових структур ПЛІС Artix-7	Захист лабораторних робіт. Звіт.	ПРН 8	A–F (100–1)
Проектування та дослідження комбінаційних схем керування світлодіодами макетної плати Nexys 4DDR.	Захист лабораторних робіт. Звіт.	ПРН 7, ПРН 8	A–F (100–1)
Проектування та дослідження багаторозрядних суматорів на базі ПЛІС Artix-7	Захист лабораторних робіт. Звіт.	ПРН 7, ПРН 12	A–F (100–1)
Проектування та дослідження матричних перемножувачів на базі ПЛІС Artix-7	Захист лабораторних робіт. Звіт.	ПРН 7, ПРН 12	A–F (100–1)

Проектування та дослідження реєстрів зсуву на базі ПЛІС Artix-7	Захист лабораторних робіт. Звіт.	ПРН 2, ПРН 7	A–F (100–1)
Проектування та дослідження двійкових лічильників на базі ПЛІС Artix-7	Захист лабораторних робіт. Звіт.	ПРН 2, ПРН 10	A–F (100–1)
Проектування та дослідження керуючого пристрою на основі автомату Мілі.	Захист лабораторних робіт. Звіт.	ПРН 2, ПРН 10	A–F (100–1)
Проектування та дослідження керуючого пристрою на основі автомату Мура	Захист лабораторних робіт. Звіт.	ПРН 2, ПРН 10	A–F (100–1)
Проектування та дослідження конвеєризованого матричного перемножувача на базі ПЛІС Artix-7	Захист лабораторних робіт. Звіт.	ПРН 2, ПРН 10	A–F (100–1)
Проектування та дослідження конвеєризованого спеціалізованого перемножувача на константу на базі ПЛІС Artix-7	Захист лабораторних робіт. Звіт.	ПРН 2, ПРН 10	A–F (100–1)
Проектування та дослідження роботи арифметико-логічного пристрою на ПЛІС.	Захист лабораторних робіт. Звіт.	ПРН 2, ПРН 8	A–F (100–1)
Проектування та дослідження роботи багатопортової пам'яті на ПЛІС.	Захист лабораторних робіт. Звіт.	ПРН 2, ПРН 8	A–F (100–1)
Реалізація тестового стенду для послідовнісних пристроїв	Захист лабораторних робіт. Звіт.	ПРН 2, ПРН 10	A–F (100–1)
Апаратна реалізація та моделювання роботи алгоритму швидкого перетворення Фур'є на ПЛІС	Захист лабораторних робіт. Звіт.	ПРН 2, ПРН 4, ПРН 5, ПРН 7, ПРН 8, ПРН 10, ПРН 12	A–F (100–1)
Реалізація спеціалізованого ІРблоку з документацією	Захист лабораторних робіт. Звіт.	ПРН 2, ПРН 4, ПРН 5, ПРН 7, ПРН 8, ПРН 10, ПРН 12	A–F (100–1)
Самостійна робота			
Тематика самостійних робіт	Форми та методи оцінювання	ПРН	Рівень
Порівняльний аналіз архітектур FPGA провідних світових виробників. Принципи проектування програмованих логічних схем.	Тестування	ПРН 7	A–F (100–1)

Основні параметри та порівняльна характеристика серій мікросхем ПЛІС, які випускаються провідними фірмами світу. Аналіз переваг та недоліків використання ПЛІС для реалізації цифрових пристроїв.	Тестування	ПРН 2, ПРН 5, ПРН 7	A–F (100–1)
Порівняльний аналіз провідних САПР ПЛІС. Засоби генерування автоматичного генерування програмних моделей компонентів комп'ютерних систем.	Тестування	ПРН 2, ПРН 7, ПРН 8, ПРН 12	A–F (100–1)
Особливості проектування електронних пристроїв на основі ПЛІС. Цільова бібліотека синтезу. Особливості проектування на основі ПЛІС. Функціональна декомпозиція як метод мінімізації витрат на проект.	Тестування	ПРН 2, ПРН 5, ПРН 7, ПРН 8	A–F (100–1)
Стандарти оформлення та верифікації коду мовою VHDL. Особливості виконання паралельних та послідовних операторів у мові VHDL.	Тестування	ПРН 2, ПРН 10	A–F (100–1)
Використання пакетів у VHDL. Специфікація узагальнень. Використання процедур, функцій та параметризації	Тестування	ПРН 2, ПРН 10	A–F (100–1)
Аналіз та порівняння законів функціонування автоматів Мілі та Мура. Оптимізація кодування скінченних автоматів для мінімізації площі та затримок.	Тестування	ПРН 2, ПРН 7, ПРН 10	A–F (100–1)
Просторове та часове розгортання обчислень. Методи оптимізації конвеєрів. Конвеєризація арифметичних вузлів.	Тестування	ПРН 2, ПРН 5, ПРН 8	A–F (100–1)
Алгоритми та апаратні засоби виконання складних арифметичних операцій	Тестування	ПРН 2, ПРН 7, ПРН 8	A–F (100–1)
Архітектура та принципи роботи асоціативної (CAM) та сортувальної пам'яті.	Тестування	ПРН 2, ПРН 8, ПРН 10, ПРН 12	A–F (100–1)
Аналіз складових енергоспоживання у сучасних ПЛІС. Методи динамічного керування живленням та частотою	Тестування	ПРН 2, ПРН 5, ПРН 7, ПРН 8	A–F (100–1)

Архітектура та ресурси вбудованих DSP-макросів сучасних ПЛІС. Алгоритми швидкого косинусного перетворення.	Тестування	ПРН 2, ПРН 5, ПРН 10, ПРН 12	A–F (100–1)
Методології верифікації цифрових пристроїв та рівні абстракції Testbench. Створення автоматизованих тестових стендів із самоперевіркою.	Тестування	ПРН 2, ПРН 7	A–F (100–1)
Класифікація реконфігурованих обчислювальних систем. Принципи та архітектури динамічної часткової реконфігурації.	Тестування	ПРН 2, ПРН 5, ПРН 7, ПРН 10	A–F (100–1)
Типи ІР-ядер та методи шифрування. Аналіз ринку ІРпровайдерів у напівпровідниковій індустрії. Патентний захист та ліцензування схемотехнічних рішень	Тестування	ПРН 2, ПРН 7, ПРН 10, ПРН 12	A–F (100–1)
Індивідуальні завдання			
Тематика індивідуальних завдань	Форми та методи оцінювання	ПРН	Рівень
7. Критерії оцінювання результатів навчання			
Форма підсумкового контролю	екзамен		
Загальна система оцінювання	Оцінювання результатів навчання здобувачів вищої освіти здійснюється відповідно до Положення про організацію освітнього процесу та розробку основних документів з організації освітнього процесу в Карпатському національному університеті імені Василя Стефаника (https://efund.cnu.edu.ua/wp-content/uploads/sites/24/2023/09/polozhennia-pro-orhanizatsiiu-osvitnoho-protsesu-ta-rozrobku-osnovnykh-dokumentiv-z-orhanizatsii-osvitnoho-protsesu.pdf). Кожен вид роботи оцінюється за 100-бальною шкалою. Отриманий бал в електронному журналі автоматично перераховується у підсумкову оцінку з урахуванням ваги цього виду роботи (множитьсЯ на відповідний ваговий коефіцієнт).		
Вага оцінювання форм поточного контролю			
лекції			
практичні / семінарські			
лабораторні	30		
індивідуальне завдання			
контрольна робота			
самостійна робота	20		

Вага оцінювання форми підсумкового контролю	
екзамен	50

Шкала оцінювання	
Рівень	Критерій
A (90–100)	Здобувач вищої освіти демонструє глибокі системні знання навчального матеріалу, вільно володіє понятійним апаратом, здатний самостійно аналізувати, узагальнювати та застосовувати отримані знання у стандартних і нестандартних ситуаціях.
B (80–89)	Здобувач вищої освіти демонструє високий рівень знань навчального матеріалу, впевнено застосовує основні теоретичні положення та допускає незначні неточності.
C (70–79)	Здобувач вищої освіти загалом правильно відтворює навчальний матеріал, володіє основними знаннями та навичками, але допускає окремі помилки у застосуванні.
D (60–69)	Здобувач вищої освіти володіє базовими знаннями навчального матеріалу, відповіді є неповними, наявні суттєві неточності та труднощі у практичному застосуванні.
E (50–59)	Здобувач вищої освіти демонструє мінімально достатній рівень знань, відтворює лише окремі положення навчального матеріалу та допускає значну кількість помилок.
FX (26–49)	Здобувач вищої освіти не засвоїв значну частину навчального матеріалу, допускає грубі помилки, але має можливість повторного складання підсумкового контролю.
F (1–25)	Здобувач вищої освіти не володіє навчальним матеріалом, не здатний виконати основні завдання навчальної дисципліни та потребує повторного опанування освітнього компонента.

8. Політика навчальної дисципліни

Академічна доброчесність. Викладання навчальної дисципліни та взаємодія зі здобувачами ґрунтуються на принципах академічної доброчесності відповідно до чинних нормативних документів Карпатського національного університету імені Василя Стефаника:

- Кодекс академічної доброчесності Карпатського національного університету імені Василя Стефаника (<https://efund.cnu.edu.ua/wp-content/uploads/sites/24/2026/08/kodeks-akademichnoi-dobrochesnostii-karpatskoho-natsionalnoho-universytetu-imeni-vasylia-stefanyka.pdf>)
- Кодекс честі Карпатського національного університету імені Василя Стефаника (<https://efund.cnu.edu.ua/wp-content/uploads/sites/24/2024/02/34-04-kodeksu-chesti-prykarpatskoho-natsionalnoho-universytetu-imeni-vasylia-stefanyka.pdf>)
- Положення про систему забезпечення академічної доброчесності Карпатського національного університету імені Василя Стефаника (<https://efund.cnu.edu.ua/wp-content/uploads/sites/24/2024/02/34-05-polozhennia-pro-zapobihannia-akademichnomu-plahiatu.pdf>)
- Положення про порядок розгляду повідомлень про порушення академічної доброчесності, застосування заходів реагування та оскарження Карпатського національного університету імені Василя Стефаника (https://efund.cnu.edu.ua/wp-content/uploads/sites/24/2023/11/34-06_2022-polozhennia-pro-zapobihannia-akademichnomu-plahiatu-ta-inshym-porushenniam-akademichnoi-dobrochesnosti-1.pdf)
- Процедура забезпечення дотримання академічної доброчесності Карпатського національного університету імені Василя Стефаника (https://efund.cnu.edu.ua/wp-content/uploads/sites/24/2024/05/pr.01.1.1-08_2024-protsedura_8_universytet.pdf)
- Положення про політику відповідального використання технологій штучного інтелекту (<https://efund.cnu.edu.ua/wp-content/uploads/sites/24/2025/09/25-022025-polozhennia-pro-polityku-vidpovidalnoho-vykorystannia-tekhnologij-shi.pdf>)

Відвідування занять. Організація освітнього процесу здійснюється відповідно до Положення про організацію освітнього процесу та розробку основних документів з організації освітнього процесу в Карпатському національному університеті імені Василя Стефаника (<https://efund.cnu.edu.ua/wp-content/uploads/sites/24/2023/09/polozhennia-pro-orhanizatsiiu-osvitnoho-protsesu-ta-rozrobku-osnovnykh-dokumentiv-z-orhanizatsii-osvitnoho-protsesu.pdf>).

Неформальна освіта. Визнання результатів навчання, здобутих шляхом неформальної освіти, здійснюється відповідно до Положення про визнання результатів навчання, здобутих шляхом неформальної освіти в Карпатському національному університеті імені Василя Стефаника (https://efund.cnu.edu.ua/wp-content/uploads/sites/24/2023/05/02-07.33_2022-polozhennia-pro-vyznannia-rezultativ-navchannia-zdobutykh-shliakhom-neformalnoi-osvity-v-prykarpatskomu-natsionalnomu-universyteti-imeni-vasylia-stefanyka.pdf).

9. Рекомендована література

Основна література

1. Stephan J. G. Gift, Brent Maundy. Electronic Circuit Design and Application. – Springer Cham. –2023. – 658
2. Галаган Р.М. Комп'ютерне проектування електронних схем – Київ: КПІ ім. Ігоря Сікорського. – 2023. – 420 с.
3. Мірошник М. А. Технології та автоматизація проектування цифрових пристроїв складних комп'ютерних систем на ПЛІС: Навч. посібник. / Мірошник М. А., Клименко Л. А., Корольова Я. Ю. – Харків: УкрДУЗТ. – 2021. – 220 с.
4. Бондаренко І.М., Бородін О.В., Карнаушенко В.П. Сучасна компонентна база електронних систем: навч. посібник для студентів ЗВО. / І.М. Бондаренко, О.В. Бородін, В.П. Карнаушенко. – Харків: ХНУРЕ, 2020. – 268 с.
5. Ляхно В.А. Технології проектування комп'ютерних систем (частина 1) / Б.С. Гусев, В.В. Смолій, М.Д. Місюра, Д.Ю. Касаткін. - К.: НУБіП України, 2019. – 205 с.

6. Аврунін, О. Г. Основи мови VHDL для проектування цифрових пристроїв на ПЛІС./ Аврунін О. Г. Носова, Т. В. Семенець, В. В. - Харків: ХНУРЕ, 2018. – 196 с
7. Hideharu Amano. Principles and Structures of FPGAs – Springer, 2018. –231p
8. Николайчук Я.М., Возна Н.Я., Грига В.М., Круліковський Б.Б., Давлетова А.Я. Високопродуктивні матричні та потокові перемножувачі цифрових даних / Збірник наукових праць “Математичне та комп’ютерне моделювання”. Серія: Технічні науки – Кам’янець-Подільський, Україна, 2019. – Вип. 19. С. 101-107
9. Возна Н.Я., Давлетова А.Я., Николайчук Я.М., Грига В. М. Удосконалення структур багаторозрядних перемножувальних пристроїв у різних теоретико-числових базисах / Возна Н.Я., Давлетова А.Я., Николайчук Я.М., Грига В. М. // Вісник “Комп’ютерні системи та мережі”. – Львів: Національний університет “Львівська політехніка”, 2021. – № 1. – С. 7–19
10. Павлишин А., Грига В., Мандзюк В. Реалізація алгоритму швидкого перетворення Фур’є на ПЛІС // Conference Proceedings 2022 International Conference on Innovative Solutions in Software Engineering (ICISSE) –Ivano-Frankivsk, November 29-30, 2022, Ukraine – P. 149-156
11. Ihor Kogut, Volodymyr Hryha, Bogdan Dzundza, Liudmyla Hryha, Iryna Hatala Research and Design of Multibit Binary Adders on FPGA // Advances in Cyber-Physical Systems, Lviv Polytechnic National University Publishing, 2024, V. 9, number 2. – pp.108-114
12. Николайчук Я.М., Грига В.М., Заставний О.М. Високопродуктивний синхронізований матричний процесор множення АЛП суперкомп’ютерів / Науковий збірник “Фізико-математичне моделювання та інформаційні технології”, НАН України, Інститут прикладних проблем механіки і математики ім. Я. С. Підстригача НАН України, Львів, Україна, 2023. Випуск 37., С. 42-46
13. Ihor Kogut, Volodymyr Hryha, Bogdan Dzundza, Liudmyla Hryha, Iryna Hatala Research and Design of a Matrix Multiplier on FPGA // Advances in Cyber-Physical Systems, Lviv Polytechnic National University Publishing, 2025, V. 10, number 1. – pp.10-15
Додаткова література
1. Membrey P., Pang A. Beginning FPGA: Programming Metal. – Apress, 2017. – 388 p
2. Маланчук Є.З.. Моделювання та аналіз цифрових схем. Підручник / Є.З. Маланчук, В.В. Макаренко, В.М. Співак, Г. Г. Власюк, А.В. Рудик. – Рівне: НУВГП. – 2018. – 463 с
3. Огородник К. В. Моделювання в електроніці : навчальний посібник / К. В. Огородник, Б. П. Книш, П. М. Ратушний, О. О. Лазарев. – Вінниця : ВНТУ. – 2017. – 118 с
4. B. Krulikovskiy, A. Davletova, V. Gryga, Y. Nykolaichuk Synthesis of Components of High Performance Special Processors of Execution of Arithmetic and Logical Operations Data Processing in Theoretical and Numerical Basis Rademacher // The Experience of Designing and Application of CAD Systems in Microelectronics. Proceedings of XIVth International Conference. CADSM’2017. – Lviv-Poljana, Ukraine, 2017. – P. 114 118
5. Круліковський Б.Б., Грига В. М., Давлетова А.Я., Николайчук Я. М. Швидкодіючі багаторозрядні матричні перемножувачі // Матеріали міжнародної науково-практичної конференції “Інформаційні технології та комп’ютерне моделювання ” – Івано-Франківськ, Україна, 2019. – С. 221-224
6. Iryna Manuliak, Stepan Melnychuk, Volodymyr Gryga, Roman Manuliak FPGA hardware resources reduction for implementation of the tabular component of the information entropy estimates calculation IV International Scientific and Practical Conference Theoretical and Applied Aspects of Device Development on Microcontrollers and FPGAs, 23-24 червня 2022 року, м. Харків, Україна. MC&FPGA-2022, p. 19-20
7. Y. Nyckolaychuk, V. Hryha, N. Vozna, A. Voronych, A. Segin, P. Humennyi High-performance coprocessors for arithmetic and logic operations of multi-bit cores for vector and scalar supercomputers // Advanced Computer Information Technologies. 12th International Conference. ACIT 2022. – Spišská Kapitula, Slovakia, September 2022. – P. 410 414
8. Грига В.М., Мельничук С.І., Мануляк І.З., Бабій Б., Почанін Ю., Гуменицький М.Б. Реалізація асоціативної пам’яті на ПЛІС // Матеріали міжнародної науково-практичної конференції “Інформаційні

технології та комп'ютерне моделювання” –Івано-Франківськ, 15-16 грудня 2022р, Україна – С. 131-135
9. Y. Nyckolaychuk, V. Hryha, N.Vozna, I.Pitukh and L. Hryha High-performance multi-bit adder-accumulators as components of the ALU in supercomputers // published on CEUR Workshop Proceedings, 2023, P. 649 661
10. Y. Nykolaychuk, V.Hryha, N.Vozna, I.Pituhk, L.Hryha High-Performance Components of Hardware Multi-Bit Specific Processors for the Addition and Multiplication of Binary Numbers // International Scientific Journal “Computer Systems and Information Technologies”, 2023, ХНУ, №2 С.25-32
11. Volodymyr Hryha, Nataliia Vozna, Lesya Mychuda, Lidiia Shtaier, Iryna Hatala Synthesis of multi-bit pyramidal adders on FPGA // Advances in Cyber-Physical Systems, Lviv Polytechnic National University Publishing, 2025, V. 10, number 2. – pp.135-140
Додаткові електронні ресурси
—

Викладач

Грига Володимир Михайлович, кандидат технічних наук,
доцент кафедри комп'ютерної інженерії та електроніки